

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2003-121470

(43)Date of publication of application : 23.04.2003

(51)Int.Cl.

G01R 1/073
G01R 31/26
H01L 21/66
// H05K 3/00

(21)Application number : 2001-319814

(71)Applicant : JAPAN ELECTRONIC MATERIALS CORP

(22)Date of filing : 17.10.2001


(72)Inventor : OKUBO MASAO
SAKANE HIDEO
UENO TETSUJI
MORI CHIKAOMI
FURUSAKI SHINICHIRO
MIURA YASUO
KIMURA TEPPEI

(54) PROBE MANUFACTURING METHOD AND PROBE

(57)Abstract:

PROBLEM TO BE SOLVED: To manufacture a probe applicable to a highly integrated and finely designed semiconductor integrated circuit and the like.

SOLUTION: On an intermediate substrate 300 of a probe card, a first resist layer 231 having a first opening 232, in which a lower side contact part 310 of the intermediate base board 300 is exposed, is formed, and a first conductive plated structural body 130A serving as a connection part 130 is formed in the first opening 232 while connected to the lower side contact part 310. A second resist layer 241 having a second opening 242, in which a part of the first plated structural body 110A is exposed, is extended onto the first resist layer 231, and a second conductive plated structural body 120A serving as an arm part 120 is formed in the second opening 242 while connected to the first plated structural body 130A. A third resist layer 261 having a third opening 262, in which the other end of the second plated structural body 120A is exposed, is formed on the second resist layer 241 and the second plated structural body 120A, and in the third opening 262, a third conductive plated structural body serving as a connection part 110 is formed while connected to the second plated structural body 120A.



LEGAL STATUS

[Date of request for examination] 17.10.2001

[Date of sending the examiner's decision of rejection] 27.01.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2003-121470
(P2003-121470A)

(43) 公開日 平成15年4月23日 (2003.4.23)

(51) Int.Cl. ⁷	識別記号	F I	ターミナル [*] (参考)
G 0 1 R 1/073		G 0 1 R 1/073	F 2 G 0 0 3
	31/26		J 2 G 0 1 1
H 0 1 L 21/66		H 0 1 L 21/66	B 4 M 1 0 6
// H 0 5 K 3/00		H 0 5 K 3/00	T

審査請求 有 請求項の数 5 O L (全 8 頁)

(21) 出願番号 特願2001-319814(P2001-319814)

(22) 出願日 平成13年10月17日 (2001. 10. 17)

(71) 出願人 000232405

日本電子材料株式会社
兵庫県尼崎市西長洲町2丁目5番13号

(72) 発明者 大久保 昌男

兵庫県尼崎市西長洲町2丁目5番13号 日
本電子材料株式会社内

(72) 発明者 坂根 英生

兵庫県尼崎市西長洲町2丁目5番13号 日
本電子材料株式会社内

(74) 代理人 100085936

弁理士 大西 孝治 (外1名)

最終頁に続く

(54) 【発明の名称】 プローブの製造方法及びプローブ

(57) 【要約】

【目的】 高集積化、微細化が進んだ半導体集積回路等に対応できるプローブを製造する。

【構成】 プローブカードの中間基板300の上に中間基板300の下側接点部310を露出させた第1開口232を有する第1レジスト層231を形成し、第1開口232に接続部130となる導電性を有する第1メッキ構造体130Aを下側接点部310と接続して形成し、第1メッキ構造体130Aの一部を露出させ、かつ第1レジスト層231の上に延在する第2開口242を有する第2レジスト層241を第1レジスト層231の上に形成し、第2開口242にアーム部120となる導電性を有する第2メッキ構造体120Aを第1メッキ構造体130Aと接続して形成し、第2メッキ構造体120Aの他方の端部を露出させた第3開口262を有する第3レジスト層261を第2レジスト層241、第2メッキ構造体120Aの上に形成し、第3開口262に接触部110となる導電性を有する第3メッキ構造体110Aを第2メッキ構造体120Aと接続して形成する。

